花费 21 ms
verilog常用关键字

关键字 含义module 模块开始定义input 输入端口定义output 输出端口定义inout 双向端口定义parameter 信号的参数定义wire wire信号定义reg reg信号定义alw ...

Wed Jun 17 18:49:00 CST 2020 0 824
Verilog的数据类型

1 整数、实数和时间寄存器类型     整数是一种通用的寄存器数据类型,用于对数量进行操作,使用integer进行声明。       integer counter; ...

Wed Jun 17 18:56:00 CST 2020 0 822
verilog中reg和wire类型的区别和用法

wire表示直通,即只要输入有变化,输出马上无条件地反映;reg表示一定要有触发,输出才会反映输入。 不指定就默认为1位wire类型。专门指定出wire类型,可能是多位或为使程序易读。 ...

Wed Jun 17 18:58:00 CST 2020 0 671

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM